Este é a descrição de um relogio digital em VHDL para ser implementado em um placa DE2 da terasic e simulado usando o ambiente de desenvolvimento da altera Quartus II.
Follow relogio-digital
You Might Also Like
Rate This Project
Login To Rate This Project
User Reviews
Be the first to post a review of relogio-digital!